👨‍💻 ModernAlchemist 허브의 개발 일지

VERILOG 및 VHDL은 전자 칩 용 프로그램을 작성하는데 사용되는 하드웨어 설명 언어이다. 이러한 언어는 컴퓨터의 기본 아키텍처를 공유하지 않는 전자 장치에 사용된다. VHDL은 VERILOG 보다 오래된 언어이며 ADA와 PASCAL을 기반으로 한다. VERILOG는 상대적으로 최근 버전이며 C 프로그래밍 언어를 기반으로 한다. VHDL은 강력한 형식의 언어(Strong Type Language)이다. 반대의 개념으로 약한 타입 언어(Weak Type Language)가 있다. 강한 타입 언어는 타입 검사를 통과하지 못한 ㅡ로그램의 실행 자체를 막지만, 약 타입 언어는 런타임에 타입 오류를 만나는 한이 있더라도 실행을 막지 않는다는 것이다. 그렇기에 VHDL은 강력한 형식이 아닌 스크립트는 컴파일..

FPGA 우리가 사용하는 모든 전자기기들은 연산 제어 변환 가공을 하고 있고 우리는 이것을 로직 반도체라고 부른다. 로직 반도체를 만들기 위해서는 어떤 역할을 하는 논리회로를 만들 것인지, 그것을 어느 정도의 규모로 구성하고 또 메모리나 입출력 인터페이스를 어떻게 설계해야 할지에 대한 결정을 내려야 한다. 이때 로직 반도체가 필요한 회사들이 매번 최적의 설계, 생산하는 것은 불가능에 가깝다. 그렇기 때문에 기능과 설계 등을 표준화한 범용 반도체 ASSP를 제공하고 있다. ASSP는 작은 전자제품에 사용된다. 예를 들어 스마트폰에 들어가는 ARM 등이 있다. 하지만 이렇게 미리 만들어진 로직 반도체들이 제공할 수 없는 특별한 기능이 필요하거나 성능의 뛰어난 반도체를 위해서는 어떻게 해야 할까? 군수산업이나..

UNIST(울산과학기술원) 전기·전자·컴퓨터공학부 김경록 교수 연구팀이 초절전 ‘3진법 금속-산화막-반도체(Ternary Metal-Oxide-Semiconductor)’를 세계 최초로 대면적 실리콘 웨이퍼에서 구현하는 데 성공했다. 이 연구 결과는 15일(영국 현지시각) 세계적인 학술지 ‘네이처 전자공학(Nature Electronics)’에 발표하였다. 그렇다면 3진법 반도체는 무엇이고, 왜 등장하게 된 것일까? 기존 2진법 방식은 대용량을 만들기가 어렵다. 그 이유는 많은 용량을 표현하려면 더 많은 CELL이 필요하기 때문이다. 이 단점을 극복하고자 다중비트 메모리(cell의 bit를 늘리는 방식)를 연구하였다. 기존 SLC(1bit memory)는 한 cell에 1자리의 정보를 저장하는 방식이었다..