'vhdl' 태그의 글 목록

차세대 데이터 처리 반도체 코딩 언어 VERILOG? VHDL?

VERILOG 및 VHDL은 전자 칩 용 프로그램을 작성하는데 사용되는 하드웨어 설명 언어이다. 이러한 언어는 컴퓨터의 기본 아키텍처를 공유하지 않는 전자 장치에 사용된다. VHDL은 VERILOG 보다 오래된 언어이며 ADA와 PASCAL을 기반으로 한다. VERILOG는 상대적으로 최근 버전이며 C 프로그래밍 언어를 기반으로 한다. VHDL은 강력한 형식의 언어(Strong Type Language)이다. 반대의 개념으로 약한 타입 언어(Weak Type Language)가 있다. 강한 타입 언어는 타입 검사를 통과하지 못한 ㅡ로그램의 실행 자체를 막지만, 약 타입 언어는 런타임에 타입 오류를 만나는 한이 있더라도 실행을 막지 않는다는 것이다. 그렇기에 VHDL은 강력한 형식이 아닌 스크립트는 컴파일..

IT 관련 이슈 2020.04.29

일	월	화	수	목	금	토
1	2	3	4	5	6	7
8	9	10	11	12	13	14
15	16	17	18	19	20	21
22	23	24	25	26	27	28
29	30	31

👨‍💻 ModernAlchemist 허브의 개발 일지

vhdl 1

티스토리툴바