1) ALTERA์ XILINX ํ์ฌ์ ๊ดํ์ฌ
Altera
Altera corporation์ 1984๋ ๋ถํฐ 2015๋ ๊น์ง programmable logic devices(PLDs,reconfigurable complex digital circuits)๋ฅผ ์ ์กฐํ๋ ๋ฏธ๊ตญ์ ์ฃผ์ ์ ์กฐ ์ ์ฒด์ด๋ค. Altera๋ 1984๋ ์ ์ต์ด์ PLD๋ฅผ ๊ฐ๋ฐํ๋ค. Altera ์ intel์ 2015๋ 6์ 1์ผ intel์ด altera๋ฅผ ์ฝ 167์ต ๋ฌ๋ฌ์ ์ด๋ฅด๋ ๋ชจ๋ ํ๊ธ ๊ฑฐ๋์์ ์ธ์ํ๊ธฐ๋ก ํฉ์ํ๋ค๊ณ ๋ฐํํ๋ค. Altera(ํ์ฌ ์ธํ )์ ์ฃผ์ ์ ํ ๋ผ์ธ์ Stratix,Arria ๋ฐ Cyclone series FPGAs, the MAX series CPLEs and non-volatile FPGAs, Quartus design software and Enpirion PowerSoC Dc-Dc power solutions ๊ฐ ์๋ค.
FPGA
Stratix ์๋ฆฌ์ฆ FPGA๋ ์ต๋ 110 ๋ง ๊ฐ์ ๋ก์ง ์์, ์ต๋ 28Gbit / s์ ํตํฉ ํธ๋์๋ฒ, ์ต๋ 1.6Tbit / s์ ์ง๋ ฌ ์ค์์นญ ๊ธฐ๋ฅ, ์ต๋ 1,840GMAC์ ์ ํธ ์ฒ๋ฆฌ ๊ธฐ๋ฅ์ ๊ฐ์ถ ํ์ฌ ์ต๋์ ์ต๊ณ ๋์ญํญ ๋๋ฐ์ด์ค์ด๋ค. Cyclone ์๋ฆฌ์ฆFPGA ๋ฐ SoC FPGA๋ ์ต๋ 5Gbit / s์ ํตํฉ ํธ๋์๋ฒ๋ฅผ ์ ๊ณตํ๋ ๋ณํ์ ๊ฐ์ถ ํ์ฌ์ ์ต์ ๋น์ฉ, ์ต์ ์ ๋ ฅ FPGA์ด๋ค. ์ด ๋ ๋๋ฐ์ด์ค ์ ํ๊ตฐ์๋ Arria ์๋ฆฌ์ฆ FPGA๊ฐ ์์ผ๋ฉฐ, ์ด๋ ์๊ฒฉ ๋ฌด์ ํค๋, ํ์ ํ์ ์ฅ๋น ๋ฐ ์ ์ ์ก์ธ์ค ์ฅ๋น์ ๊ฐ์ ์ค๊ธ ์ ํ๋ฆฌ์ผ์ด์ ์์ํ ์ฑ๋ฅ, ์ ๋ ฅ ๋ฐ ๋น์ฉ์ ๊ท ํ์ ์ ๊ณตํ๋ค. Arria FPGA๋ ์ต๋ 10Gbit / s์ ํธ๋์๋ฒ๋ฅผ ํตํฉํ๋ค.
SoC FPGA
์ด ํ์ฌ๋ 2012 ๋ 12 ์๋ถํฐ SoC FPGA ๋๋ฐ์ด์ค๋ฅผ ์ถํํ๊ณ ์๋ค. altera์ ๋ฐ๋ฅด๋ฉด, (FDSOI) ์นฉ ์ ์กฐ ๊ณต์ ์ FPGA์ ์ ๋ฆฌํ๋ค. ์ด ๋๋ฐ์ด์ค๋ ARM ํ๋ก์ธ์๋ฅผ ๊ธฐ๋ฐ์ผ๋กํ๋ ํ ํ๋ ํ๋ก์ธ์ ์์คํ ๊ณผ FPGA๋ฅผ ๋จ์ผ ๋๋ฐ์ด์ค์ ํตํฉ๋๋ค.
PowerSoC
2013 ๋ 5 ์, ์ํ ๋ผ๋ ์๋ฒ ๋๋ ์ ๋ ฅ ์นฉ ์ ์กฐ์ ์ฒด ์ธ Enpirion์ ํ๊ธ์ผ๋ก 1 ์ต 3 ์ฒ 3 ๋ฐฑ๋ง ๋ฌ๋ฌ (์ฑ๋ฌด๋ฅผ ํฌํจํ 1์ต 4์ฒ 6 ๋ฐฑ๋ง ๋ฌ๋ฌ)๋ก ์ธ์ํ๋ค.๊ทธ ์ดํ๋ก Enpirion์ Altera ์ ํ ํฌํธํด๋ฆฌ์ค ๋ด์์ ์์ฒด ์ ํ์ ์ ๊ณตํจ์ผ๋ก์จ Altera์ ํตํฉ๋์๋ค. Enpirion ์ ํ์ ์ด์ฐ ์์์ ๋นํด ์ ๋ ฅ ๋ฐ๋๋ฅผ ๋์ด๊ณ ๋ ธ์ด์ฆ ์ฑ๋ฅ์ ๋ฎ์ถ ์์๋ ์ ์ ์์คํ -์จ-์นฉ DC-DC ๋ณํ๊ธฐ์ด๋ค. ์ด์ฐ ๊ตฌ์ฑ ์์๋ก ๋ง๋ ๋ณํ๊ธฐ์ ๋ฌ๋ฆฌ Enpirion dc-dc ๋ณํ๊ธฐ๋ ์๋ฎฌ๋ ์ด์ ๋์ด ํน์ฑํ๋๋ค.
ASIC
์ด์ ์ Altera๋ HardCopy ASIC๋ฅผ ๊ธฐ๋ฐ์ผ๋ก ๊ณต๊ฐ์ ์ผ๋ก ์ฌ์ฉ ๊ฐ๋ฅํ ASIC ์ค๊ณ ํ๋ก์ฐ๋ฅผ ์ ๊ณตํ์ผ๋ฉฐ, ์ด ์ค๊ณ๋ ์ต์ข ์ ์ผ๋ก FPGA ์ค๊ณ๋ฅผ ๋ณ๊ฒฝํ ์์๋ ํํ๋ก ์ ํํ๋ค. ์ด ์ค๊ณ ํ๋ฆ์ ์ค๊ณ ๋ณด์ ์ํ๊ณผ ๋๋ ์์ฐ ๋น์ฉ์ ์ค์๋ค. ์ค๊ณ ์์ง๋์ด๋ Stratix ์๋ฆฌ์ฆ FPGA์์ ์ค๊ณ๋ฅผ ํ๋กํ ํ์ ํ ๋ค์ ๋๋ ์์ฐ ์ค๋น๊ฐ ์๋ฃ๋๋ฉด ์ด๋ฌํ ์ค๊ณ๋ฅผ HardCopy ASIC์ผ๋ก ๋ง์ด๊ทธ๋ ์ด์ ํ ์ ์๋ค.
IP ์ฝ์ด
Altera์ ํํธ๋๋ ์ค๊ณ ์์ง๋์ด๊ฐ ํน์ ๊ธฐ๋ฅ์ ์ํํ๊ธฐ ์ํด ์์คํ ์ค๊ณ์ ์ ์ฉ ํ ์์๋ ๋น๋ฉ ๋ธ๋ก ์ญํ ์ํ๋ ์ผ๋ จ์ ์ง์ ์ฌ์ฐ (IP) ์ฝ์ด๋ฅผ ์ ๊ณตํ๋ค. IP ์ฝ์ด๋ ์ค๊ณ์ ๋ชจ๋ ๋ธ๋ก์ ์ฒ์๋ถํฐ ์๋ก ์์ฑํ๋ ๋ฐ ๋ง์ ์๊ฐ์ด ๊ฑธ๋ฆฌ๋ ์์ ์ ์์ ์ค๋ค.
Xilinx, Inc.
Xilinx, Inc๋ ์ฃผ๋ก ํ๋ก๊ทธ๋๋จธ๋ธ ๋ก์ง ์ฅ์น ๊ณต๊ธ ์ ์ฒด ์ธ ๋ฏธ๊ตญ ๊ธฐ์ ํ์ฌ์ด๋ค. ์ด ํ์ฌ๋ FPGA (Field-Programmable Gate Array)๋ฅผ ๋ฐ๋ช ํ์ผ๋ฉฐ ์ต์ด์ ํน๋ฆฌ์ค ์ ์กฐ ๋ชจ๋ธ์ ๋ง๋ ๋ฐ๋์ฒดํ์ฌ์ด๋ค. ์์ผ๋ง์ค๋ 1984 ๋ ์ค๋ฆฌ์ฝ ๋ฐธ๋ฆฌ์ ์ค๋ฆฝ๋์์ผ๋ฉฐ ๋ฏธ๊ตญ ์ฐํธ์ธ์ ๋ณธ์ฌ๋ฅผ๋๊ณ ๋ฏธ๊ตญ ๋กฑ ๋ชฌํธ์ ์ถ๊ฐ ์ฌ๋ฌด์๋ฅผ๋๊ณ ์๋ค. Xilinx์ ๋๋ฃ Bill Carter์ ๋ฐ๋ฅด๋ฉด Xilinx๋ผ๋ ์ด๋ฆ์ ์ ํ์ ์ค๋ฆฌ์ฝ Si์ ํํ ๊ธฐํธ๋ฅผ ๋ํ๋ธ๋ค. ๊ฐ ๋์์๋ 'X'๋ ํ๋ก๊ทธ๋๋ฐ ๊ฐ๋ฅํ ๋ ผ๋ฆฌ ๋ธ๋ก์ ๋ํ๋ธ๋ค. "linx"๋ ๋ ผ๋ฆฌ ๋ธ๋ก์ ์๋ก ์ฐ๊ฒฐํ๋ ํ๋ก๊ทธ๋จ ๊ฐ๋ฅํ ๋งํฌ๋ฅผ ๋ํ๋ธ๋ค. Xilinx๋ ๊ด๋ฒ์ํ FPGA, ๋ณต์กํ ํ๋ก๊ทธ๋๋จธ๋ธ ๋ก์ง ๋๋ฐ์ด์ค (CPLD), ๋์์ธ ํด, ์ง์ ์ฌ์ฐ๊ถ ๋ฐ ๋ ํผ๋ฐ์ค ๋์์ธ์ ํ๋งคํ๋ค. ์์ผ๋ง์ค ๊ณ ๊ฐ๋ค์ ์ ์ฒด ํ๋ก๊ทธ๋๋จธ๋ธ ๋ก์ง ์์ฅ์ ์ ๋ฐ ์ด์์ 51 %๋ก ์ฐจ์งํ๊ณ ์๋ค. Altera (ํ์ฌ ์ธํ )๋ Xilinx์ 34 %์ ์์ฅ ์ ์ ์จ์ ์๋ํ๋ ๊ฐ์ฅ ๊ฐ๋ ฅํ ๊ฒฝ์ ์ ์ฒด์ ์ด ์์ฅ์ ๋ค๋ฅธ ์ฃผ์ ์ ์ฒด๋ก๋ Actel (ํ์ฌ Microsemi)๊ณผ Lattice Semiconductor๊ฐ ์๋ค.
Virtex (FPGA)
Virtex FPGA ์๋ฆฌ์ฆ์๋ FIFO ๋ฐ ECC ๋ก์ง, DSP ๋ธ๋ก, PCI-Express ์ปจํธ๋กค๋ฌ, ์ด๋๋ท MAC ๋ธ๋ก ๋ฐ ๊ณ ์ ํธ๋์๋ฒ๋ฅผ ํฌํจํ ํตํฉ ๊ธฐ๋ฅ์ด ์๋ค. Virtex ์๋ฆฌ์ฆ๋ FPGA ๋ก์ง ์ธ์๋ ๋ฉํฐ ํ๋ผ์ด์ด, ๋ฉ๋ชจ๋ฆฌ, ์๋ฆฌ์ผ ํธ๋์๋ฒ ๋ฐ ๋ง์ดํฌ๋ก ํ๋ก์ธ์ ์ฝ์ด์ ๊ฐ์ด ์ผ๋ฐ์ ์ผ๋ก ์ฌ์ฉ๋๋ ๊ธฐ๋ฅ์์ํ ๋ด์ฅํ ๊ณ ์ ๊ธฐ๋ฅ ํ๋์จ์ด๋ฅผ ํฌํจ๋๋ค์ด๋ฌํ ๊ธฐ๋ฅ์ ์ ๋ฌด์ ์ธํ๋ผ ์ฅ๋น, ๊ณ ๊ธ ์๋ฃ ์ฅ๋น, ํ ์คํธ ๋ฐ ์ธก์ , ๋ฐฉ์ด ์์คํ ๊ณผ ๊ฐ์ ์์ฉ ๋ถ์ผ์์ ์ฌ์ฉ๋๋ค.
Virtex 7 ์ ํ๊ตฐ์ 28nm ์ค๊ณ๋ฅผ ๊ธฐ๋ฐ์ผ๋กํ๋ฉฐ ์ด์ ์ธ๋ Virtex-6 ์ฅ์น์ ๋นํด 50 % ๋ฎ์ ์ ๋ ฅ์ผ๋ก 2 ๋ฐฐ์ ์์คํ ์ฑ๋ฅ ํฅ์์ ์ ๊ณตํ๋ ๊ฒ์ผ๋ก ๋ณด๊ณ ๋์๋ค. ๋ํ Virtex-7์ 1866 Mbit / s ๋ฉ๋ชจ๋ฆฌ ์ธํฐํ์ด์ค ์ฑ๋ฅ๊ณผ 2 ๋ฐฑ๋ง ๊ฐ ์ด์์ ๋ก์ง ์ ์ ๊ฐ์ถ ์ด์ ์ธ๋ Virtex FPGA์ ๋นํด ๋ฉ๋ชจ๋ฆฌ ๋์ญํญ์ ๋ ๋ฐฐ๋ก ๋๋ ธ๋ค.
Xilinx๋ 2011 ๋ ์ Virtex-7 2000T "3D FPGA"์ ์ํ ์๋์ ๊ณต๊ธํ๊ธฐ ์์ํ๋ค. ์ด ์ ํ์ 4 ๊ฐ์ ์์ FPGA๋ฅผ ํ๋์ ํจํค์ง๋ก ๊ฒฐํฉํ์ฌ ๋จ์ผ ์ค๋ฆฌ์ฝ ํจํค์ง (์ธํฐ ํฌ์ ๋ผ๊ณ ํจ)์ ๋ฐฐ์นํ์ฌ ๋จ์ผ์ 68 ์ต ๊ฐ์ ํธ๋์ง์คํฐ๋ฅผ ๊ณต๊ธํ๋ค. ํฐ ์นฉ. ์ธํฐ ํฌ์ ๋ ๋จ์ผ FPGA๋ฅผ ์์ฑํ๊ธฐ ์ํด ๊ฐ๋ณ FPGA ์ฌ์ด์ 10,000 ๊ฐ์ ๋ฐ์ดํฐ ๊ฒฝ๋ก (๋๊ฐ ๋ณด๋์์ ์ฌ์ฉ ๊ฐ๋ฅํ ๊ฒ๋ณด๋ค ์ฝ 10 ~ 100 ๋ฐฐ)๋ฅผ ์ ๊ณตํ๋ค. Xilinx๋ 2012 ๋ ๋์ผํ 3D ๊ธฐ์ ์ ์ฌ์ฉํ์ฌ ์ด๊ธฐ์ข ๋๋ฐ์ด์ค ์ธ Virtex-7 H580T FPGA์ ์ด๊ธฐ ์ถํ๋ฅผ ๋ฐํํ๋ค. ๋์ผํ ํจํค์ง์ 2 ๊ฐ์ FPGA ๋ค์ด์ 1 ๊ฐ์ 8 ์ฑ๋ 28Gbit / s ์ก์์ ๊ธฐ ๋ค์ด๋ก ๊ตฌ์ฑ๋์ด ์๊ธฐ ๋๋ฌธ์ด๋ค.
Virtex-5 LX ๋ฐ LXT๋ ๋ก์ง ์ง์ฝ์ ์ธ ์ ํ๋ฆฌ์ผ์ด์ ์์ํ ๊ฒ์ด๋ฉฐ Virtex-5 SXT๋ DSP ์ ํ๋ฆฌ์ผ์ด์ ์์ํ ๊ฒ์ด๋ค. Xilinx๋ Virtex-5๋ฅผ ํตํด ๋ก์ง ํจ๋ธ๋ฆญ์ 4 ์ ๋ ฅ LUT์์ 6 ์ ๋ ฅ LUT๋ก ๋ณ๊ฒฝํ๋ค. SoC ์ค๊ณ์ ํ์ํ ์กฐํฉ ๋ ผ๋ฆฌ ๊ธฐ๋ฅ์ ๋ณต์ก์ฑ์ด ์ฆ๊ฐํจ์ ๋ฐ๋ผ ๋ค์ค 4 ์ ๋ ฅ LUT๊ฐ ํ์ํ ์กฐํฉ ๊ฒฝ๋ก์ ๋ฐฑ๋ถ์จ์ด ์ฑ๋ฅ ๋ฐ ๋ผ์ฐํ ๋ณ๋ชฉ ํ์์ด๋์๋ค. 6 ๊ฐ ์ ๋ ฅ LUT๋ ์ฅ์น ๋น ์ ๋ LUT ์๋ฅผ ์ค์ด๋ฉด์ ์ ์ ๋ ๋ณต์กํ ์กฐํฉ ๊ธฐ๋ฅ์ ๋ ์ ์ฒ๋ฆฌํ๋ ๊ฒ ์ฌ์ด์ ๊ท ํ์ ์ ๋ํ๋ธ๋ค. Virtex-5 ๊ณ์ด์ 1.0V, ์ผ์ค ์ฐํ๋ฌผ ๊ณต์ ๊ธฐ์ ๋ก ์ ์ ๋ 65nm ๋์์ธ์ด๋ค.
2) ๊ฐ ํ์ฌ์ ๊ฐ๋ฐ ํด
Altera์ ๋ชจ๋ ์ฅ์น๋ ์ผ๋ฐ์ ์ธ ์ค๊ณ ํ๊ฒฝ ์ธ Quartus II ์ค๊ณ ์ํํธ์จ์ด์์ ์ง์
๋๋ค.
Quartus II ์ํํธ์จ์ด๋ ์๋ธ ์คํฌ๋ฆฝ ์ ๊ธฐ๋ฐ ์๋์ ๊ณผ ๋ฌด๋ฃ ์น ๊ธฐ๋ฐ ์๋์ ์ผ๋ก ์ ๊ณต๋๋ค. ์์ฐ์ฑ์ ๋์ด๊ธฐ์ํ ์ฌ๋ฌ ๋๊ตฌ๊ฐ ํฌํจ๋์ด ์๋ค. Intel Quartus Prime์ Intel์์ ์์ฐ ํ ํ๋ก๊ทธ๋๋จธ๋ธ ๋ก์ง ์ฅ์น ์ค๊ณ ์ํํธ์จ์ด์ด๋ค. ์ธํ ์ด Altera๋ฅผ ์ธ์ํ๊ธฐ ์ ์์ด ๋๊ตฌ๋ Altera Quartus II ์ด์ ์ Altera Quartus Prime์ด๋ผ๊ณ ๋ถ๋ ๋ค.Quartus Prime์ HDL ์ค๊ณ์ ๋ถ์ ๋ฐ ํฉ์ฑ์ ๊ฐ๋ฅํ๊ฒํ์ฌ ๊ฐ๋ฐ์๊ฐ ์ค๊ณ๋ฅผ ์ปดํ์ผํ๊ณ ํ์ด๋ฐ ๋ถ์์ ์ํํ๋ฉฐ RTL ๋ค์ด์ด๊ทธ๋จ์ ๊ฒ์ฌํ๊ณ ๋ค๋ฅธ ์๊ทน์ ๋ํ ์ค๊ณ ๋ฐ์์ ์๋ฎฌ๋ ์ด์ ํ๊ณ ํ๋ก๊ทธ๋๋จธ์ ํจ๊ป ๋์ ์ฅ์น๋ฅผ ๊ตฌ์ฑ ํ ์ ์๋ค. Quartus Prime์๋ ํ๋์จ์ด ์ค๋ช , ๋ ผ๋ฆฌ ํ๋ก์ ์๊ฐ์ ํธ์ง ๋ฐ ๋ฒกํฐ ํํ ์๋ฎฌ๋ ์ด์ ์์ํ VHDL ๋ฐ Verilog ๊ตฌํ์ด ํฌํจ๋์ด ์๋ค.
Xilinx๊ฐ ์์ง๋์ด์๊ฒ ์ ๊ณตํ๋ ์ฃผ์ ์ค๊ณ ํดํท์ ๊ณต์ ํ์ฅ ๊ฐ๋ฅ ๋ฐ์ดํฐ ๋ชจ๋ธ ๋ฐ ๊ณตํต ๋๋ฒ๊ทธ ํ๊ฒฝ์ ๊ตฌ์ถ ๋ ์์คํ -IC ๋ ๋ฒจ ํด์ ๊ฐ์ถ ํตํฉ ์ค๊ณ ํ๊ฒฝ (IDE) ์ธ Vivado Design Suite์ด๋ค.
Vivado์๋ C ๊ธฐ๋ฐ ์๊ณ ๋ฆฌ์ฆ IP๋ฅผ ํฉ์ฑํ๊ณ ๊ฒ์ฆํ๊ธฐ์ํ ์ ์ ์์คํ ๋ ๋ฒจ (ESL) ์ค๊ณ ๋๊ตฌ๊ฐ ํฌํจ๋์ด ์๋ค. ์ฌ์ฌ์ฉ์์ํ ์๊ณ ๋ฆฌ์ฆ ๋ฐ RTL IP์ ํ์ค ๊ธฐ๋ฐ ํจํค์ง; ๋ชจ๋ ์ ํ์ ์์คํ ๋น๋ฉ ๋ธ๋ก์ ๋ํ ํ์ค ๊ธฐ๋ฐ IP ์คํฐ์นญ ๋ฐ ์์คํ ํตํฉ; ๋ธ๋ก ๋ฐ ์์คํ ์ ๊ฒ์ฆ.]Vivado์ ๋ฌด๋ฃ ๋ฒ์ WebPACK Edition์ ์ค๊ณ์์๊ฒ ์ ํ๋ ๋ฒ์ ์ ๋์์ธ ํ๊ฒฝ์ ์ ๊ณตํ๋ค. ์์ผ๋ง์ค์ ๋ด์ฅ ๊ฐ๋ฐ์ ํคํธ (EDK)๋ ๋ด์ฅ PowerPC 405 ๋ฐ 440 ์ฝ์ด (Virtex-II Pro ๋ฐ ์ผ๋ถ Virtex-4 ๋ฐ -5 ์นฉ)์ Microblaze ์ฝ์ด๋ฅผ ์ง์ํ๋ค. Xilinx์ DSP ์ฉ ์์คํ ์์ฑ๊ธฐ๋ Xilinx FPGA์์ DSP ์ค๊ณ๋ฅผ ๊ตฌํํ๋ค. ISE WebPACK์ด๋ผ๋ EDA ์ํํธ์จ์ด์ ํ๋ฆฌ์จ์ด ๋ฒ์ ์ ์ผ๋ถ ๋น๊ณ ์ฑ๋ฅ ์นฉ๊ณผ ํจ๊ป ์ฌ์ฉ๋๋ค. Xilinx๋ ๊ณ ์ ํ Linux ํ๋ฆฌ์จ์ด ํฉ์ฑ ํด์ฒด์ธ์ ๋ฐฐํฌํ๋ ์ ์ผํ FPGA ๊ณต๊ธ ์ ์ฒด์ด๋ค
'์๊ณ ๋ฆฌ์ฆ ํ์ด > ์ด๋ชจ์ ๋ชจ' ์นดํ ๊ณ ๋ฆฌ์ ๋ค๋ฅธ ๊ธ
์คํ ์์ค๋ฅผ ํ์ฉํ github ํ๋กํ ์ด์๊ฒ ๊พธ๋ฏธ๊ธฐ (0) | 2020.11.07 |
---|---|
CRC๋? (0) | 2020.04.29 |
[c์ธ์ด]๋ค๋ชจ ์ถ๋ ฅํ๊ธฐ (0) | 2020.04.24 |
[c์ธ์ด] ์ฌ๊ทํจ์ ํฉํ ๋ฆฌ์ผ ์๊ณ ๋ฆฌ์ฆ (0) | 2020.04.24 |
[c์ธ์ด]ํผ๋ณด๋์น ์์ด ํจ์, for ๋ฐ๋ณต๋ฌธ ์ผ๋ก ํ์ด๋ณด๊ธฐ (0) | 2020.04.24 |