๋ฐ˜๊ฐ€์›Œ์š”! ํ—ˆ๋ธŒ์ž…๋‹ˆ๋‹ค!

์ €๋Š” ๊ฐœ๋ฐœ์ž๋ฅผ ํ˜„๋Œ€ ์—ฐ๊ธˆ์ˆ ์‚ฌ๋ผ๊ณ  ํ‘œํ˜„ํ•˜๊ณ  ์‹ถ์Šต๋‹ˆ๋‹ค. ๊ฐœ๋ฐœ์„ ๊ณต๋ถ€ํ•˜๋ฉฐ ๋Š๋‚€ ์ ๋“ค๊ณผ ์ด์•ผ๊ธฐ๋ฅผ ๊ธฐ๋กํ•˜๋Š” ๊ณต๊ฐ„์ž…๋‹ˆ๋‹ค.

์•Œ๊ณ ๋ฆฌ์ฆ˜ ํ’€์ด/์ด๋ชจ์ €๋ชจ

๋ฐ˜๋„์ฒด๊ธฐ์—… ์˜ ๋‘ ๊ฑฐ๋Œ€์‚ฐ๋งฅ ALTERA ์™€ XILINX์— ๋Œ€ํ•˜์—ฌ

mmin.h 2020. 5. 6. 23:26

1) ALTERA์™€ XILINX ํšŒ์‚ฌ์— ๊ด€ํ•˜์—ฌ

Altera

Altera corporation์€ 1984๋…„๋ถ€ํ„ฐ 2015๋…„๊นŒ์ง€ programmable logic devices(PLDs,reconfigurable complex digital circuits)๋ฅผ ์ œ์กฐํ•˜๋Š” ๋ฏธ๊ตญ์˜ ์ฃผ์š” ์ œ์กฐ ์—…์ฒด์ด๋‹ค. Altera๋Š” 1984๋…„์— ์ตœ์ดˆ์˜ PLD๋ฅผ ๊ฐœ๋ฐœํ–ˆ๋‹ค. Altera ์™€ intel์€ 2015๋…„ 6์›” 1์ผ intel์ด altera๋ฅผ ์•ฝ 167์–ต ๋‹ฌ๋Ÿฌ์— ์ด๋ฅด๋Š” ๋ชจ๋“  ํ˜„๊ธˆ ๊ฑฐ๋ž˜์—์„œ ์ธ์ˆ˜ํ•˜๊ธฐ๋กœ ํ•ฉ์˜ํ–ˆ๋‹ค๊ณ  ๋ฐœํ‘œํ–ˆ๋‹ค. Altera(ํ˜„์žฌ ์ธํ…”)์˜ ์ฃผ์š” ์ œํ’ˆ ๋ผ์ธ์€ Stratix,Arria ๋ฐ Cyclone series FPGAs, the MAX series CPLEs and non-volatile FPGAs, Quartus design software and Enpirion PowerSoC Dc-Dc power solutions ๊ฐ€ ์žˆ๋‹ค.

 

FPGA

Stratix ์‹œ๋ฆฌ์ฆˆ FPGA๋Š” ์ตœ๋Œ€ 110 ๋งŒ ๊ฐœ์˜ ๋กœ์ง ์š”์†Œ, ์ตœ๋Œ€ 28Gbit / s์˜ ํ†ตํ•ฉ ํŠธ๋žœ์‹œ๋ฒ„, ์ตœ๋Œ€ 1.6Tbit / s์˜ ์ง๋ ฌ ์Šค์œ„์นญ ๊ธฐ๋Šฅ, ์ตœ๋Œ€ 1,840GMAC์˜ ์‹ ํ˜ธ ์ฒ˜๋ฆฌ ๊ธฐ๋Šฅ์„ ๊ฐ–์ถ˜ ํšŒ์‚ฌ ์ตœ๋Œ€์˜ ์ตœ๊ณ  ๋Œ€์—ญํญ ๋””๋ฐ”์ด์Šค์ด๋‹ค. Cyclone ์‹œ๋ฆฌ์ฆˆFPGA ๋ฐ SoC FPGA๋Š” ์ตœ๋Œ€ 5Gbit / s์˜ ํ†ตํ•ฉ ํŠธ๋žœ์‹œ๋ฒ„๋ฅผ ์ œ๊ณตํ•˜๋Š” ๋ณ€ํ˜•์„ ๊ฐ–์ถ˜ ํšŒ์‚ฌ์˜ ์ตœ์ € ๋น„์šฉ, ์ตœ์ € ์ „๋ ฅ FPGA์ด๋‹ค. ์ด ๋‘ ๋””๋ฐ”์ด์Šค ์ œํ’ˆ๊ตฐ์—๋Š” Arria ์‹œ๋ฆฌ์ฆˆ FPGA๊ฐ€ ์žˆ์œผ๋ฉฐ, ์ด๋Š” ์›๊ฒฉ ๋ฌด์„  ํ—ค๋“œ, ํ™”์ƒ ํšŒ์˜ ์žฅ๋น„ ๋ฐ ์œ ์„  ์•ก์„ธ์Šค ์žฅ๋น„์™€ ๊ฐ™์€ ์ค‘๊ธ‰ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์„์œ„ํ•œ ์„ฑ๋Šฅ, ์ „๋ ฅ ๋ฐ ๋น„์šฉ์˜ ๊ท ํ˜•์„ ์ œ๊ณตํ•œ๋‹ค. Arria FPGA๋Š” ์ตœ๋Œ€ 10Gbit / s์˜ ํŠธ๋žœ์‹œ๋ฒ„๋ฅผ ํ†ตํ•ฉํ–ˆ๋‹ค.

 

SoC FPGA

์ด ํšŒ์‚ฌ๋Š” 2012 ๋…„ 12 ์›”๋ถ€ํ„ฐ SoC FPGA ๋””๋ฐ”์ด์Šค๋ฅผ ์ถœํ•˜ํ•˜๊ณ ์žˆ๋‹ค. altera์— ๋”ฐ๋ฅด๋ฉด, (FDSOI) ์นฉ ์ œ์กฐ ๊ณต์ •์€ FPGA์— ์œ ๋ฆฌํ•˜๋‹ค. ์ด ๋””๋ฐ”์ด์Šค๋Š” ARM ํ”„๋กœ์„ธ์„œ๋ฅผ ๊ธฐ๋ฐ˜์œผ๋กœํ•˜๋Š” ํ’€ ํ•˜๋“œ ํ”„๋กœ์„ธ์„œ ์‹œ์Šคํ…œ๊ณผ FPGA๋ฅผ ๋‹จ์ผ ๋””๋ฐ”์ด์Šค์— ํ†ตํ•ฉ๋œ๋‹ค.

 

PowerSoC

2013 ๋…„ 5 ์›”, ์•Œํ…Œ๋ผ๋Š” ์ž„๋ฒ ๋””๋“œ ์ „๋ ฅ ์นฉ ์ œ์กฐ์—…์ฒด ์ธ Enpirion์„ ํ˜„๊ธˆ์œผ๋กœ 1 ์–ต 3 ์ฒœ 3 ๋ฐฑ๋งŒ ๋‹ฌ๋Ÿฌ (์ฑ„๋ฌด๋ฅผ ํฌํ•จํ•œ 1์–ต 4์ฒœ 6 ๋ฐฑ๋งŒ ๋‹ฌ๋Ÿฌ)๋กœ ์ธ์ˆ˜ํ–ˆ๋‹ค.๊ทธ ์ดํ›„๋กœ Enpirion์€ Altera ์ œํ’ˆ ํฌํŠธํด๋ฆฌ์˜ค ๋‚ด์—์„œ ์ž์ฒด ์ œํ’ˆ์„ ์ œ๊ณตํ•จ์œผ๋กœ์จ Altera์— ํ†ตํ•ฉ๋˜์—ˆ๋‹ค. Enpirion ์ œํ’ˆ์€ ์ด์‚ฐ ์†Œ์ž์— ๋น„ํ•ด ์ „๋ ฅ ๋ฐ€๋„๋ฅผ ๋†’์ด๊ณ  ๋…ธ์ด์ฆˆ ์„ฑ๋Šฅ์„ ๋‚ฎ์ถœ ์ˆ˜์žˆ๋Š” ์ „์› ์‹œ์Šคํ…œ-์˜จ-์นฉ DC-DC ๋ณ€ํ™˜๊ธฐ์ด๋‹ค. ์ด์‚ฐ ๊ตฌ์„ฑ ์š”์†Œ๋กœ ๋งŒ๋“  ๋ณ€ํ™˜๊ธฐ์™€ ๋‹ฌ๋ฆฌ Enpirion dc-dc ๋ณ€ํ™˜๊ธฐ๋Š” ์‹œ๋ฎฌ๋ ˆ์ด์…˜๋˜์–ด ํŠน์„ฑํ™”๋œ๋‹ค.

 

ASIC

์ด์ „์— Altera๋Š” HardCopy ASIC๋ฅผ ๊ธฐ๋ฐ˜์œผ๋กœ ๊ณต๊ฐœ์ ์œผ๋กœ ์‚ฌ์šฉ ๊ฐ€๋Šฅํ•œ ASIC ์„ค๊ณ„ ํ”Œ๋กœ์šฐ๋ฅผ ์ œ๊ณตํ–ˆ์œผ๋ฉฐ, ์ด ์„ค๊ณ„๋Š” ์ตœ์ข…์ ์œผ๋กœ FPGA ์„ค๊ณ„๋ฅผ ๋ณ€๊ฒฝํ•  ์ˆ˜์—†๋Š” ํ˜•ํƒœ๋กœ ์ „ํ™˜ํ–ˆ๋‹ค. ์ด ์„ค๊ณ„ ํ๋ฆ„์€ ์„ค๊ณ„ ๋ณด์•ˆ ์œ„ํ—˜๊ณผ ๋Œ€๋Ÿ‰ ์ƒ์‚ฐ ๋น„์šฉ์„ ์ค„์˜€๋‹ค. ์„ค๊ณ„ ์—”์ง€๋‹ˆ์–ด๋Š” Stratix ์‹œ๋ฆฌ์ฆˆ FPGA์—์„œ ์„ค๊ณ„๋ฅผ ํ”„๋กœํ†  ํƒ€์ž… ํ•œ ๋‹ค์Œ ๋Œ€๋Ÿ‰ ์ƒ์‚ฐ ์ค€๋น„๊ฐ€ ์™„๋ฃŒ๋˜๋ฉด ์ด๋Ÿฌํ•œ ์„ค๊ณ„๋ฅผ HardCopy ASIC์œผ๋กœ ๋งˆ์ด๊ทธ๋ ˆ์ด์…˜ ํ•  ์ˆ˜ ์žˆ๋‹ค.

 

IP ์ฝ”์–ด

Altera์™€ ํŒŒํŠธ๋„ˆ๋Š” ์„ค๊ณ„ ์—”์ง€๋‹ˆ์–ด๊ฐ€ ํŠน์ • ๊ธฐ๋Šฅ์„ ์ˆ˜ํ–‰ํ•˜๊ธฐ ์œ„ํ•ด ์‹œ์Šคํ…œ ์„ค๊ณ„์— ์ ์šฉ ํ•  ์ˆ˜์žˆ๋Š” ๋นŒ๋”ฉ ๋ธ”๋ก ์—ญํ• ์„ํ•˜๋Š” ์ผ๋ จ์˜ ์ง€์  ์žฌ์‚ฐ (IP) ์ฝ”์–ด๋ฅผ ์ œ๊ณตํ•œ๋‹ค. IP ์ฝ”์–ด๋Š” ์„ค๊ณ„์˜ ๋ชจ๋“  ๋ธ”๋ก์„ ์ฒ˜์Œ๋ถ€ํ„ฐ ์ƒˆ๋กœ ์ž‘์„ฑํ•˜๋Š” ๋ฐ ๋งŽ์€ ์‹œ๊ฐ„์ด ๊ฑธ๋ฆฌ๋Š” ์ž‘์—…์„ ์—†์• ์ค€๋‹ค.

 

Xilinx, Inc.

Xilinx, Inc๋Š” ์ฃผ๋กœ ํ”„๋กœ๊ทธ๋ž˜๋จธ๋ธ” ๋กœ์ง ์žฅ์น˜ ๊ณต๊ธ‰ ์—…์ฒด ์ธ ๋ฏธ๊ตญ ๊ธฐ์ˆ  ํšŒ์‚ฌ์ด๋‹ค. ์ด ํšŒ์‚ฌ๋Š” FPGA (Field-Programmable Gate Array)๋ฅผ ๋ฐœ๋ช…ํ–ˆ์œผ๋ฉฐ ์ตœ์ดˆ์˜ ํŒน๋ฆฌ์Šค ์ œ์กฐ ๋ชจ๋ธ์„ ๋งŒ๋“  ๋ฐ˜๋„์ฒดํšŒ์‚ฌ์ด๋‹ค. ์ž์ผ๋ง์Šค๋Š” 1984 ๋…„ ์‹ค๋ฆฌ์ฝ˜ ๋ฐธ๋ฆฌ์— ์„ค๋ฆฝ๋˜์—ˆ์œผ๋ฉฐ ๋ฏธ๊ตญ ์‚ฐํ˜ธ์„ธ์— ๋ณธ์‚ฌ๋ฅผ๋‘๊ณ  ๋ฏธ๊ตญ ๋กฑ ๋ชฌํŠธ์— ์ถ”๊ฐ€ ์‚ฌ๋ฌด์†Œ๋ฅผ๋‘๊ณ ์žˆ๋‹ค. Xilinx์˜ ๋™๋ฃŒ Bill Carter์— ๋”ฐ๋ฅด๋ฉด Xilinx๋ผ๋Š” ์ด๋ฆ„์˜ ์„ ํƒ์€ ์‹ค๋ฆฌ์ฝ˜ Si์˜ ํ™”ํ•™ ๊ธฐํ˜ธ๋ฅผ ๋‚˜ํƒ€๋‚ธ๋‹ค. ๊ฐ ๋์—์žˆ๋Š” 'X'๋Š” ํ”„๋กœ๊ทธ๋ž˜๋ฐ ๊ฐ€๋Šฅํ•œ ๋…ผ๋ฆฌ ๋ธ”๋ก์„ ๋‚˜ํƒ€๋‚ธ๋‹ค. "linx"๋Š” ๋…ผ๋ฆฌ ๋ธ”๋ก์„ ์„œ๋กœ ์—ฐ๊ฒฐํ•˜๋Š” ํ”„๋กœ๊ทธ๋žจ ๊ฐ€๋Šฅํ•œ ๋งํฌ๋ฅผ ๋‚˜ํƒ€๋‚ธ๋‹ค. Xilinx๋Š” ๊ด‘๋ฒ”์œ„ํ•œ FPGA, ๋ณต์žกํ•œ ํ”„๋กœ๊ทธ๋ž˜๋จธ๋ธ” ๋กœ์ง ๋””๋ฐ”์ด์Šค (CPLD), ๋””์ž์ธ ํˆด, ์ง€์  ์žฌ์‚ฐ๊ถŒ ๋ฐ ๋ ˆํผ๋Ÿฐ์Šค ๋””์ž์ธ์„ ํŒ๋งคํ•œ๋‹ค. ์ž์ผ๋ง์Šค ๊ณ ๊ฐ๋“ค์€ ์ „์ฒด ํ”„๋กœ๊ทธ๋ž˜๋จธ๋ธ” ๋กœ์ง ์‹œ์žฅ์˜ ์ ˆ๋ฐ˜ ์ด์ƒ์„ 51 %๋กœ ์ฐจ์ง€ํ•˜๊ณ ์žˆ๋‹ค. Altera (ํ˜„์žฌ ์ธํ…”)๋Š” Xilinx์˜ 34 %์˜ ์‹œ์žฅ ์ ์œ ์œจ์„ ์ž๋ž‘ํ•˜๋Š” ๊ฐ€์žฅ ๊ฐ•๋ ฅํ•œ ๊ฒฝ์Ÿ ์—…์ฒด์ž…์ด ์‹œ์žฅ์˜ ๋‹ค๋ฅธ ์ฃผ์š” ์—…์ฒด๋กœ๋Š” Actel (ํ˜„์žฌ Microsemi)๊ณผ Lattice Semiconductor๊ฐ€ ์žˆ๋‹ค.

 

Virtex (FPGA)

Virtex FPGA ์‹œ๋ฆฌ์ฆˆ์—๋Š” FIFO ๋ฐ ECC ๋กœ์ง, DSP ๋ธ”๋ก, PCI-Express ์ปจํŠธ๋กค๋Ÿฌ, ์ด๋”๋„ท MAC ๋ธ”๋ก ๋ฐ ๊ณ ์† ํŠธ๋žœ์‹œ๋ฒ„๋ฅผ ํฌํ•จํ•œ ํ†ตํ•ฉ ๊ธฐ๋Šฅ์ด ์žˆ๋‹ค. Virtex ์‹œ๋ฆฌ์ฆˆ๋Š” FPGA ๋กœ์ง ์™ธ์—๋„ ๋ฉ€ํ‹ฐ ํ”Œ๋ผ์ด์–ด, ๋ฉ”๋ชจ๋ฆฌ, ์‹œ๋ฆฌ์–ผ ํŠธ๋žœ์‹œ๋ฒ„ ๋ฐ ๋งˆ์ดํฌ๋กœ ํ”„๋กœ์„ธ์„œ ์ฝ”์–ด์™€ ๊ฐ™์ด ์ผ๋ฐ˜์ ์œผ๋กœ ์‚ฌ์šฉ๋˜๋Š” ๊ธฐ๋Šฅ์„์œ„ํ•œ ๋‚ด์žฅํ˜• ๊ณ ์ • ๊ธฐ๋Šฅ ํ•˜๋“œ์›จ์–ด๋ฅผ ํฌํ•จ๋œ๋‹ค์ด๋Ÿฌํ•œ ๊ธฐ๋Šฅ์€ ์œ ๋ฌด์„  ์ธํ”„๋ผ ์žฅ๋น„, ๊ณ ๊ธ‰ ์˜๋ฃŒ ์žฅ๋น„, ํ…Œ์ŠคํŠธ ๋ฐ ์ธก์ •, ๋ฐฉ์–ด ์‹œ์Šคํ…œ๊ณผ ๊ฐ™์€ ์‘์šฉ ๋ถ„์•ผ์—์„œ ์‚ฌ์šฉ๋œ๋‹ค.

 

Virtex 7 ์ œํ’ˆ๊ตฐ์€ 28nm ์„ค๊ณ„๋ฅผ ๊ธฐ๋ฐ˜์œผ๋กœํ•˜๋ฉฐ ์ด์ „ ์„ธ๋Œ€ Virtex-6 ์žฅ์น˜์— ๋น„ํ•ด 50 % ๋‚ฎ์€ ์ „๋ ฅ์œผ๋กœ 2 ๋ฐฐ์˜ ์‹œ์Šคํ…œ ์„ฑ๋Šฅ ํ–ฅ์ƒ์„ ์ œ๊ณตํ•˜๋Š” ๊ฒƒ์œผ๋กœ ๋ณด๊ณ ๋˜์—ˆ๋‹ค. ๋˜ํ•œ Virtex-7์€ 1866 Mbit / s ๋ฉ”๋ชจ๋ฆฌ ์ธํ„ฐํŽ˜์ด์Šค ์„ฑ๋Šฅ๊ณผ 2 ๋ฐฑ๋งŒ ๊ฐœ ์ด์ƒ์˜ ๋กœ์ง ์…€์„ ๊ฐ–์ถ˜ ์ด์ „ ์„ธ๋Œ€ Virtex FPGA์— ๋น„ํ•ด ๋ฉ”๋ชจ๋ฆฌ ๋Œ€์—ญํญ์„ ๋‘ ๋ฐฐ๋กœ ๋Š˜๋ ธ๋‹ค.

 

Xilinx๋Š” 2011 ๋…„์— Virtex-7 2000T "3D FPGA"์˜ ์ƒ˜ํ”Œ ์ˆ˜๋Ÿ‰์„ ๊ณต๊ธ‰ํ•˜๊ธฐ ์‹œ์ž‘ํ–ˆ๋‹ค. ์ด ์ œํ’ˆ์€ 4 ๊ฐœ์˜ ์ž‘์€ FPGA๋ฅผ ํ•˜๋‚˜์˜ ํŒจํ‚ค์ง€๋กœ ๊ฒฐํ•ฉํ•˜์—ฌ ๋‹จ์ผ ์‹ค๋ฆฌ์ฝ˜ ํŒจํ‚ค์ง€ (์ธํ„ฐ ํฌ์ €๋ผ๊ณ  ํ•จ)์— ๋ฐฐ์น˜ํ•˜์—ฌ ๋‹จ์ผ์— 68 ์–ต ๊ฐœ์˜ ํŠธ๋žœ์ง€์Šคํ„ฐ๋ฅผ ๊ณต๊ธ‰ํ•œ๋‹ค. ํฐ ์นฉ. ์ธํ„ฐ ํฌ์ €๋Š” ๋‹จ์ผ FPGA๋ฅผ ์ƒ์„ฑํ•˜๊ธฐ ์œ„ํ•ด ๊ฐœ๋ณ„ FPGA ์‚ฌ์ด์— 10,000 ๊ฐœ์˜ ๋ฐ์ดํ„ฐ ๊ฒฝ๋กœ (๋Œ€๊ฐœ ๋ณด๋“œ์—์„œ ์‚ฌ์šฉ ๊ฐ€๋Šฅํ•œ ๊ฒƒ๋ณด๋‹ค ์•ฝ 10 ~ 100 ๋ฐฐ)๋ฅผ ์ œ๊ณตํ•œ๋‹ค. Xilinx๋Š” 2012 ๋…„ ๋™์ผํ•œ 3D ๊ธฐ์ˆ ์„ ์‚ฌ์šฉํ•˜์—ฌ ์ด๊ธฐ์ข… ๋””๋ฐ”์ด์Šค ์ธ Virtex-7 H580T FPGA์˜ ์ดˆ๊ธฐ ์ถœํ•˜๋ฅผ ๋ฐœํ‘œํ–ˆ๋‹ค. ๋™์ผํ•œ ํŒจํ‚ค์ง€์— 2 ๊ฐœ์˜ FPGA ๋‹ค์ด์™€ 1 ๊ฐœ์˜ 8 ์ฑ„๋„ 28Gbit / s ์†ก์ˆ˜์‹ ๊ธฐ ๋‹ค์ด๋กœ ๊ตฌ์„ฑ๋˜์–ด ์žˆ๊ธฐ ๋•Œ๋ฌธ์ด๋‹ค.

 

Virtex-5 LX ๋ฐ LXT๋Š” ๋กœ์ง ์ง‘์•ฝ์  ์ธ ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์„์œ„ํ•œ ๊ฒƒ์ด๋ฉฐ Virtex-5 SXT๋Š” DSP ์• ํ”Œ๋ฆฌ์ผ€์ด์…˜์„์œ„ํ•œ ๊ฒƒ์ด๋‹ค. Xilinx๋Š” Virtex-5๋ฅผ ํ†ตํ•ด ๋กœ์ง ํŒจ๋ธŒ๋ฆญ์„ 4 ์ž…๋ ฅ LUT์—์„œ 6 ์ž…๋ ฅ LUT๋กœ ๋ณ€๊ฒฝํ–ˆ๋‹ค. SoC ์„ค๊ณ„์— ํ•„์š”ํ•œ ์กฐํ•ฉ ๋…ผ๋ฆฌ ๊ธฐ๋Šฅ์˜ ๋ณต์žก์„ฑ์ด ์ฆ๊ฐ€ํ•จ์— ๋”ฐ๋ผ ๋‹ค์ค‘ 4 ์ž…๋ ฅ LUT๊ฐ€ ํ•„์š”ํ•œ ์กฐํ•ฉ ๊ฒฝ๋กœ์˜ ๋ฐฑ๋ถ„์œจ์ด ์„ฑ๋Šฅ ๋ฐ ๋ผ์šฐํŒ… ๋ณ‘๋ชฉ ํ˜„์ƒ์ด๋˜์—ˆ๋‹ค. 6 ๊ฐœ ์ž…๋ ฅ LUT๋Š” ์žฅ์น˜ ๋‹น ์ ˆ๋Œ€ LUT ์ˆ˜๋ฅผ ์ค„์ด๋ฉด์„œ ์ ์  ๋” ๋ณต์žกํ•œ ์กฐํ•ฉ ๊ธฐ๋Šฅ์„ ๋” ์ž˜ ์ฒ˜๋ฆฌํ•˜๋Š” ๊ฒƒ ์‚ฌ์ด์˜ ๊ท ํ˜•์ ์„ ๋‚˜ํƒ€๋‚ธ๋‹ค. Virtex-5 ๊ณ„์—ด์€ 1.0V, ์‚ผ์ค‘ ์‚ฐํ™”๋ฌผ ๊ณต์ • ๊ธฐ์ˆ ๋กœ ์ œ์ž‘ ๋œ 65nm ๋””์ž์ธ์ด๋‹ค.

 

2) ๊ฐ ํšŒ์‚ฌ์˜ ๊ฐœ๋ฐœ ํˆด

Altera์˜ ๋ชจ๋“  ์žฅ์น˜๋Š” ์ผ๋ฐ˜์ ์ธ ์„ค๊ณ„ ํ™˜๊ฒฝ ์ธ Quartus II ์„ค๊ณ„ ์†Œํ”„ํŠธ์›จ์–ด์—์„œ ์ง€์›

๋œ๋‹ค.

Quartus II ์†Œํ”„ํŠธ์›จ์–ด๋Š” ์„œ๋ธŒ ์Šคํฌ๋ฆฝ ์…˜ ๊ธฐ๋ฐ˜ ์—๋””์…˜๊ณผ ๋ฌด๋ฃŒ ์›น ๊ธฐ๋ฐ˜ ์—๋””์…˜์œผ๋กœ ์ œ๊ณต๋œ๋‹ค. ์ƒ์‚ฐ์„ฑ์„ ๋†’์ด๊ธฐ์œ„ํ•œ ์—ฌ๋Ÿฌ ๋„๊ตฌ๊ฐ€ ํฌํ•จ๋˜์–ด ์žˆ๋‹ค. Intel Quartus Prime์€ Intel์—์„œ ์ƒ์‚ฐ ํ•œ ํ”„๋กœ๊ทธ๋ž˜๋จธ๋ธ” ๋กœ์ง ์žฅ์น˜ ์„ค๊ณ„ ์†Œํ”„ํŠธ์›จ์–ด์ด๋‹ค. ์ธํ…”์ด Altera๋ฅผ ์ธ์ˆ˜ํ•˜๊ธฐ ์ „์—์ด ๋„๊ตฌ๋Š” Altera Quartus II ์ด์ „์˜ Altera Quartus Prime์ด๋ผ๊ณ  ๋ถˆ๋ €๋‹ค.Quartus Prime์€ HDL ์„ค๊ณ„์˜ ๋ถ„์„ ๋ฐ ํ•ฉ์„ฑ์„ ๊ฐ€๋Šฅํ•˜๊ฒŒํ•˜์—ฌ ๊ฐœ๋ฐœ์ž๊ฐ€ ์„ค๊ณ„๋ฅผ ์ปดํŒŒ์ผํ•˜๊ณ  ํƒ€์ด๋ฐ ๋ถ„์„์„ ์ˆ˜ํ–‰ํ•˜๋ฉฐ RTL ๋‹ค์ด์–ด๊ทธ๋žจ์„ ๊ฒ€์‚ฌํ•˜๊ณ  ๋‹ค๋ฅธ ์ž๊ทน์— ๋Œ€ํ•œ ์„ค๊ณ„ ๋ฐ˜์‘์„ ์‹œ๋ฎฌ๋ ˆ์ด์…˜ํ•˜๊ณ  ํ”„๋กœ๊ทธ๋ž˜๋จธ์™€ ํ•จ๊ป˜ ๋Œ€์ƒ ์žฅ์น˜๋ฅผ ๊ตฌ์„ฑ ํ•  ์ˆ˜ ์žˆ๋‹ค. Quartus Prime์—๋Š” ํ•˜๋“œ์›จ์–ด ์„ค๋ช…, ๋…ผ๋ฆฌ ํšŒ๋กœ์˜ ์‹œ๊ฐ์  ํŽธ์ง‘ ๋ฐ ๋ฒกํ„ฐ ํŒŒํ˜• ์‹œ๋ฎฌ๋ ˆ์ด์…˜์„์œ„ํ•œ VHDL ๋ฐ Verilog ๊ตฌํ˜„์ด ํฌํ•จ๋˜์–ด ์žˆ๋‹ค.

 

Xilinx๊ฐ€ ์—”์ง€๋‹ˆ์–ด์—๊ฒŒ ์ œ๊ณตํ•˜๋Š” ์ฃผ์š” ์„ค๊ณ„ ํˆดํ‚ท์€ ๊ณต์œ  ํ™•์žฅ ๊ฐ€๋Šฅ ๋ฐ์ดํ„ฐ ๋ชจ๋ธ ๋ฐ ๊ณตํ†ต ๋””๋ฒ„๊ทธ ํ™˜๊ฒฝ์— ๊ตฌ์ถ• ๋œ ์‹œ์Šคํ…œ -IC ๋ ˆ๋ฒจ ํˆด์„ ๊ฐ–์ถ˜ ํ†ตํ•ฉ ์„ค๊ณ„ ํ™˜๊ฒฝ (IDE) ์ธ Vivado Design Suite์ด๋‹ค.

Vivado์—๋Š” C ๊ธฐ๋ฐ˜ ์•Œ๊ณ ๋ฆฌ์ฆ˜ IP๋ฅผ ํ•ฉ์„ฑํ•˜๊ณ  ๊ฒ€์ฆํ•˜๊ธฐ์œ„ํ•œ ์ „์ž ์‹œ์Šคํ…œ ๋ ˆ๋ฒจ (ESL) ์„ค๊ณ„ ๋„๊ตฌ๊ฐ€ ํฌํ•จ๋˜์–ด ์žˆ๋‹ค. ์žฌ์‚ฌ์šฉ์„์œ„ํ•œ ์•Œ๊ณ ๋ฆฌ์ฆ˜ ๋ฐ RTL IP์˜ ํ‘œ์ค€ ๊ธฐ๋ฐ˜ ํŒจํ‚ค์ง•; ๋ชจ๋“  ์œ ํ˜•์˜ ์‹œ์Šคํ…œ ๋นŒ๋”ฉ ๋ธ”๋ก์— ๋Œ€ํ•œ ํ‘œ์ค€ ๊ธฐ๋ฐ˜ IP ์Šคํ‹ฐ์นญ ๋ฐ ์‹œ์Šคํ…œ ํ†ตํ•ฉ; ๋ธ”๋ก ๋ฐ ์‹œ์Šคํ…œ์˜ ๊ฒ€์ฆ.]Vivado์˜ ๋ฌด๋ฃŒ ๋ฒ„์ „ WebPACK Edition์€ ์„ค๊ณ„์ž์—๊ฒŒ ์ œํ•œ๋œ ๋ฒ„์ „์˜ ๋””์ž์ธ ํ™˜๊ฒฝ์„ ์ œ๊ณตํ•œ๋‹ค. ์ž์ผ๋ง์Šค์˜ ๋‚ด์žฅ ๊ฐœ๋ฐœ์ž ํ‚คํŠธ (EDK)๋Š” ๋‚ด์žฅ PowerPC 405 ๋ฐ 440 ์ฝ”์–ด (Virtex-II Pro ๋ฐ ์ผ๋ถ€ Virtex-4 ๋ฐ -5 ์นฉ)์™€ Microblaze ์ฝ”์–ด๋ฅผ ์ง€์›ํ•œ๋‹ค. Xilinx์˜ DSP ์šฉ ์‹œ์Šคํ…œ ์ƒ์„ฑ๊ธฐ๋Š” Xilinx FPGA์—์„œ DSP ์„ค๊ณ„๋ฅผ ๊ตฌํ˜„ํ•œ๋‹ค. ISE WebPACK์ด๋ผ๋Š” EDA ์†Œํ”„ํŠธ์›จ์–ด์˜ ํ”„๋ฆฌ์›จ์–ด ๋ฒ„์ „์€ ์ผ๋ถ€ ๋น„๊ณ  ์„ฑ๋Šฅ ์นฉ๊ณผ ํ•จ๊ป˜ ์‚ฌ์šฉ๋œ๋‹ค. Xilinx๋Š” ๊ณ ์œ  ํ•œ Linux ํ”„๋ฆฌ์›จ์–ด ํ•ฉ์„ฑ ํˆด์ฒด์ธ์„ ๋ฐฐํฌํ•˜๋Š” ์œ ์ผํ•œ FPGA ๊ณต๊ธ‰ ์—…์ฒด์ด๋‹ค